通過CCD位移寄存器的電荷轉移發生整合之后移居累積電荷信息到讀出放大器，其在物理上與平行像素陣列分開。 幾個時鐘方案，包括在圖1所示的兩相技術中，被用來從收集門的電荷轉移到輸出節點。 兩相電荷轉移CCD時鐘方案采用四個城門的每個像素，具有連接在一起，對相鄰的門。 兩相的CCD方案需要比所描述的更復雜的時鐘安排四相和三相的CCD結構。 所示的移位寄存器在圖1包括一個半像素單元，共計六個門沿公共軸線對齊，以形成一列。 每一個柵極一對被連接到備用時鐘線和在每對柵極中的一個被設計與柵下方增加n型摻雜水平。 當電壓被施加到柵極對，具有增加的摻雜水平的柵具有更正電位，這增加了電荷存儲區域的深度和結果在勢能曲線的“臺階”。 靜電力在柵極下方的硅襯底的性質是由時鐘輸入信號施加到一個特定柵極的電壓電平決定的。 高電平電壓誘發一個潛在的“井”下方的柵極的形成，而低電平電壓形成的勢壘，以電子運動。 時鐘線被交替脈沖，從而導致在電荷分組（示出為圖1中的紫色“電子”）沿所述CCD中由額外的摻雜的位置確定一個方向被移位。 對于只有兩個時鐘相位的要求降低了設備的復雜性，但需要額外的處理的費用。（奧林巴斯顯微鏡） （在圖1所示的CCD在t（1））的初始狀態是與在P上的組合門（1），具有一個低級別的電壓形成的一對階梯狀勢壘，與電位高，該區域下方的具有增加的摻雜水平的大門。 同時，在P上的組合門（2）具有高電平電壓和形式階梯勢阱，其中最深孔下方出現具有正常的摻雜水平（井填充有紫色球體表示集成電荷或門“電子“）。在t（2），以完成周期短，電壓電平與所述柵極以P反轉（1）具有高電平電壓（以及勢阱）和柵極為P（2）具有低電平電壓。